快速浏览

技术文档

定购信息

更多信息

所有内容

状态

状况：生产中。

概述

完整的数据资料 (PDF, 168kB) 英文 下载 MAX9396由一个2:1复用器和一个1:2解复用器以及环回电路组成。复用器部分(通道B)可接受两路差分信号输入，产生单路差分输出。解复用器部分(通道A)可接受单路差分输入，产生两路并联的差分输出。MAX9396的环回模式可将通道A的输入连接至通道B的输出，并将选定通道B的输入连接至通道A的输出。 MAX9396的差分输入接受且CML/LVPECL电平，还可接受共模电压在+0.6V至(VCC - 0.05V)范围内的LVDS输入。差分输出为LVDS兼容，可驱动100Ω负载。 三个LVCMOS/LVTTL逻辑输入控制输入和输出之间的内部连接，其中一个用于通道B的复用器部分(BSEL)，其余两个用于通道A和B的环回控制(LB_SELA和LB_SELB)。每个差分输出对具有独立的使能输入可以为设计增加额外的灵活性。 对于未加驱动的输入或者当共模电压低于+0.6V时，失效保护电路强制输出处于差分低电平状态。 极低的57psP-P (典型值)伪随机码序列(PRBS)抖动保证了高速链路的可靠通信，这些链路对定时误差十分敏感，特别是那些结合了时钟和数据恢复或者串行器和解串器的链路。高速切换性能可保证1.25Gbps的工作速度和低于87ps (最大值)的通道间偏差。 MAX9396提供32引脚TQFP封装，可工作于-40°C至+85°C扩展级温度范围。

关键特性		应用/使用
1.25GHz工作时保证450mV (最小值)差分输出摆幅 差分输入端集成100Ω电阻 同步环回控制 2ps(RMS) (最大值)随机抖动 交流规范：保证150mV差分输入 信号输入可接受任何VCM = +0.6V至(VCC - 0.05V)的差分信号 时钟或高速数据采用LVDS输出 低电平输入失效保护检测 +3.0V至+3.6V电源电压范围 LVCMOS/LVTTL逻辑输入		局端背板时钟分配 DSLAM 故障容错系统 高速电信/数据通信设备 保护开关

图表

典型工作电路

没有找到你需要的产品吗？

应用工程师帮助选型，下个工作日回复 参数搜索 应用帮助

快速浏览

技术文档

定购信息

更多信息

概述   关键特性   应用/使用   关键指标   图表

数据资料   应用笔记   设计指南   工程期刊   可靠性报告   软件/模型   评估板

价格与供货   样品   在线订购   封装信息   无铅信息

相关产品   注释、注解   评估板