电子工程术语定义：PLL

定义

锁相环(PLL)是一个控制系统，能够产生与“参考”时钟保持固定相位关系的信号。锁相环响应频率和相位信息，自动提高或降低受控振荡器的频率，使其频率和相位与参考时钟保持一致。

锁相环广泛用于无线通信、电信、计算机及其它电子设备，用于产生稳定时钟，或从嘈杂的通信信道恢复信号，或者是在微处理器等数字逻辑电路设计中产生分布式时钟。

摘自Wikipedia。

按字母顺序查找术语:

0-9

A

B

C

D

E

F

G

H

I

J

K

L

M

N

O

P

Q

R

S

T

U

V

W

X

Y

Z

有关该术语的建议(修改、意见等) (English only)

推荐另一个术语 (English only)