摘要：当系统增加网络保护功能或信号必须通过连接器切换，以及需要特殊的PCB布板要求时，将有必要调整发射波形。本文介绍了在DS26518 T1/E1/J1收发器中如何准确地对输出脉冲进行微调或大范围调整，同时也介绍了如何通过出厂测试寄存器调整发送波形，来满足各种应用要求。 T1和E1发送波形：可编程部分 DS26518的寄存器从幅度和定时两个方面给出了发射脉冲的调理。T1和E1发射脉冲可以分成几个部分，每个部分都可以进行调整以满足波形要求。图1所示为T1脉冲分区，以及寄存器控制对这些分区的控制。图2介绍了E1脉冲的分区及寄存器控制。 T1和E1发送波形：幅度控制 DS26518发送脉冲的幅度控制可以用两种方式实现： 调整DAC增益 利用L1TXLAE寄存器中DAC[3:0]可以同时对T1或E1中所有电平提供正向或负向调整。 部分波形电平调整 电平调整寄存器中的WLA[3:0]提供对特定波形区段的微调，调整步进值随设定好的DAC增益变化。如果DAC增益提高10%,步进值也相应增加10%。 T1和E1发送波形：定时控制 DS26518发送脉冲电平的定时由幅度调整寄存器的CEA[2:0]控制，每个边沿可以正向或负向调整1/32 TCLK。 一般性建议 因为改变一个DAC增益寄存器就可以控制所有波形，所以控制发射脉冲幅度最简单的方法就是调整DAC的增益。首先调整DAC增益可以使寄存器调整量最小。VDD决定了DAC的最大输出，如果VDD较低，将无法得到最大DAC增益。调整VDD也会影响线路驱动输出级的最大电压。 负数不用带符号整数表示，最高位是符号位，低位代表幅度，与符号无关。例如，-3在WLA[3:0]寄存器中表示为1011b (第3位为1代表负数，后面3位011是数值大小“3”)，而不是1101b (4位带符号整数)。 图1. T1脉冲控制分区 T1脉冲控制分区 Overshoot (1) Register L1TXLAA WLA[4:0] Clock Edge (1CE) Register L1TXLAA CEA[2:0] (1CE) = Clock Edge transition from Overshoot to Plateau Plateau (2) Register L1TXLAB WLA[4:0] Clock Edge (2CE) Register L1TXLAB CEA[2:0] (2CE) = Clock Edge transition from Plateau to Falling Edge Undershoot (3) Register L1TXLAC WLA[4:0] Clock Edge (3CE) Register L1TXLAC CEA[2:0] (3CE) = Clock Edge transition from Falling Edge to end of Undershoot (3) Undershoot (4) Register L1TXLAD WLA[4:0] Clock Edge (4CE) Register L1TXLAD CEA[2:0] (4CE) = Clock Edge transition from end of Undershoot (3) to end of Undershoot (4) Undershoot (5) Register L1TXLAC WLA[4:0] 图2. E1脉冲控制分区 E1脉冲控制分区 Overshoot (1) Register L1TXLAA WLA[4:0] Clock Edge (1CE) Register L1TXLAA CEA[2:0] (1CE) = Clock Edge transition from Overshoot to Plateau Plateau (2) Register L1TXLAB WLA[4:0] Clock Edge (2CE) Register L1TXLAB CEA[2:0] (2CE) = Clock Edge transition from Plateau to Falling Edge 注意：寄存器L1TXAC、L1TXAD和L1TXAE在E1模式中没有使用。 LIU测试寄存器说明 表1给出了LIU 1的寄存器地址和说明，LIU 2至8的说明与LIU 1相同。 表2给出了全部LIU测试寄存器的地址。 表1. LIU 1测试寄存器 Address Abbr. Description 1011h L1TXLAA LIU 1 Tx Level Adjust A (Test Register) 1012h L1TXLAB LIU 1 Tx Level Adjust B (Test Register) 1013h L1TXLAC LIU 1 Tx Level Adjust C (Test Register) 1014h L1TXLAD LIU 1 Tx Level Adjust D (Test Register) 1015h L1TXLAE LIU 1 Tx Level Adjust E (Test Register) 表2. LIU测试寄存器地址 LIU Address Range 1 1011–1015h 2 1031–1035h 3 1051–1055h 4 1071–1075h 5 1091–1095h 6 10B1–10B5h 7 10D1–10D5h 8 10F1–10F5h LIU测试寄存器详细说明 LIU 1的寄存器地址和说明如下，LIU 2至8的说明与LIU 1相同。 Register Name L1TXLAA Register Description LIU Tx Level Adjust A (Overshoot Voltage) Register Address 1011H Read/Write Function R/W Bit # 7 6 5 4 3 2 1 0 Name WLA4 WLA3 WLA2 WLA1 WLA0 CEA2 CEA1 CEA0 Default 0 0 0 0 0 0 0 0 第7位至第3位：发送波形输出电平1调整(WLA[4:0]) 从默认的±360mV调整幅度。 第7位 = 符号位(“1”表示负数) 第6位至第3位 = 数值(无符号)，LSB步长为20mV 第2位至第0位：时钟沿调整(CEA[2:0]) 从默认的±3 32个时钟移动时钟沿。 <2> = 符号位(“1”表示负数) <1:0> = 时钟沿移动32个时钟的倍数(无符号) Register Name L1TXLAB Register Description LIU Tx Level Adjust B (Plateau Voltage) Register Address 1012H Read/Write Function R/W Bit # 7 6 5 4 3 2 1 0 Name WLA4 WLA3 WLA2 WLA1 WLA0 CEA2 CEA1 CEA0 Default 0 0 0 0 0 0 0 0 第7位至第3位：发送波形输出电平2调整(WLA[4:0]) 从默认的±360mV调整幅度。 第7位 = 符号位(“1”表示负数) 第6位至第3位 = 数值(无符号)，LSB步长为20mV。 第2位至第0位：时钟沿调整(CEA[2:0]) 从默认的±3 32个时钟移动时钟沿。 <2> = 符号位(“1”表示负数) <1:0> = 时钟沿移动32个时钟的倍数(无符号) Register Name L1TXLAB Register Description LIU Tx Level Adjust B (Plateau Voltage) Register Address 1012H Read/Write Function R/W Bit # 7 6 5 4 3 2 1 0 Name WLA4 WLA3 WLA2 WLA1 WLA0 CEA2 CEA1 CEA0 Default 0 0 0 0 0 0 0 0 第7位至第3位：发送波形输出电平3调整(WLA[4:0]) 从默认的±360mV调整幅度。 第7位 = 符号位(“1”表示负数) 第6位至第3位 = 数值(无符号)，LSB步长为20mV 第2位至第0位：时钟沿调整(CEA[2:0]) 从默认的±3 32个时钟移动时钟沿。 <2> = 符号位(“1”表示负数) <1:0> = 时钟沿移动32个时钟的倍数(无符号) Register Name L1TXLAC Register Description LIU Tx Level Adjust C (Undershoot Voltage) Register Address 1013H Read/Write Function R/W Bit # 7 6 5 4 3 2 1 0 Name WLA4 WLA3 WLA2 WLA1 WLA0 CEA2 CEA1 CEA0 Default 0 0 0 0 0 0 0 0 第7位至第3位：发送波形输出电平4调整(WLA[4:0]) 从默认的±360mV调整幅度。 第7位 = 符号位(“1”为负数) 第6位至第3位 = 数值大小(无符号)，LSB步长为20mV 第2位至第0位：时钟沿调整(CEA[2:0]) 从默认的±3 32个时钟移动时钟沿。 <2> = 符号位(“1”表示负数) <1:0> = 时钟沿移动32个时钟的倍数(无符号) Register Name L1TXLAE Register Description LIU Tx Level Adjust E (Undershoot Voltage #3) Register Address 1015H Read/Write Function R/W Bit # 7 6 5 4 3 2 1 0 Name WLA4 WLA3 WLA2 WLA1 WLA0 CEA2 CEA1 CEA0 Default 0 0 0 0 0 0 0 0 第7位至第4位：输出波形电平5调整(WLA[3:0]) 从默认的±180mV调整幅度。 第7位 = 符号位(“1”表示负数) 第6位至第4位 = 数值(无符号)，LSB步长为20mV 第3位至第0位：DAC增益调整(DAC[3:0])。 以下设置修改DAC增益。 DAC[3:0] DAC Gain Value 0000 Nominal (default) 0001 +2.67% 0010 +5.34% 0011 +8.67% 0100 +11.34% 0101 +14.0% 0110 +17.34% 0111 +20.97% 1000 -2.1% 1001 -4.0% 1010 -6.0% 1011 -8.0% 1100 -10.0% 1101 -12.0% 1110 -14.0% 1111 -15.34% T1和E1发送波形数据 以下数据为DS26518的典型测试结果，这些数据仅供参考，帮助设计者了解如何利用电平调整寄存器，控制T1和E1发送脉冲的幅度和定时，并可控制调整范围。这些数据是在室温、3.3V VDD条件下测试得到的。 图3. 图4. 图5. 图6. 图7. 图8. 图9. 图10. 图11. 图12. 图13. 图14. 图15. 图16. 图17. 图18. 图19. 图20. 图21. 图22. 图23. 图24. 图25. 图26. 图27. 图28. 图29. 图30. 图31. 图32. 图33. 图34. 图35. 图36. 图37. 图38. 图39. 图40. 图41. 图42. 图43. 图44. 图45. 图46. 图47. 图48. 图49. 图50. 图51. 相关型号   APP 4325: Apr 08, 2009 DS26518 8端口T1/E1/J1收发器 完整的数据资料 (PDF, 2.1MB) 免费样品 自动更新 需要自动接收最新发布的应用笔记吗？请订阅EE-Mail™ (English only)。 我们期待您的反馈！ 喜欢？不喜欢？有待改善？或为我们提供建议？请与我们联系 — 我们将根据您的意见或建议改善我们的工作。 网页评价或提供建议   下载，PDF格式 (1.5MB)  AN4325, AN 4325, APP4325, Appnote4325, Appnote 4325